集成电路（Integrated Circuit）
集成电路（Integrated Circuit）产业
集成电路（Integrated Circuit）随着是20世纪50年代后期，60年代初发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。集成电路技术包括芯片制造技术与设计技术，主要体现在加工设备，加工工艺，封装测试，批量生产及设计创新的能力上。
IC设计(Integrated Circuit Design)，或称为集成电路设计，是电子工程学和计算机工程学的一个学科，其主要内容是运用专业的逻辑和电路设计技术设计集成电路（IC）。
发展历程
1942年，在美国诞生的世界上第一台电子计算机，电路使用了17468只电子管、7200只电阻、10000只电容、50万条线，耗电量150千瓦，占地150平方米、重达30吨的庞然大物。显然，以上的缺陷是该电子计算机最突出的问题。基于解决这个问题的下个发，如如英国雷达研究所的科学家达默，他在1952年的一次会议上提出：可以把电子线路中的分立元器件，集中制作在一块半导体晶片上，一小块晶片就是一个完整电路，这样一来，电子线路的体积就可大大缩小，可靠性大幅提高。这就是初期集成电路的构想，晶体管的发明使这种想法成为了可能。1947年在美国贝尔实验室制造出来了第一个晶体管，而在此之前要实现电流放大功能只能依靠体积大、耗电量大、结构脆弱的电子管。晶体管具有电子管的主要功能，并且克服了电子管的上述缺点，因此在晶体管发明后，很快就出现了基于半导体的集成电路的构想，也就很快发明出来了集成电路。杰克·基尔比（Jack Kilby）和罗伯特·诺伊斯（Robert Noyce）在1958~1959期间分别发明了锗集成电路和硅集成电路。
回顾集成电路的发展历程，我们可以看到，自发明集成电路40多年以来，”从电路集成到系统集成”这句话是对IC产品从小规模集成电路（SSI）到特大规模集成电路（ULSI）发展过程的最好总结，即整个集成电路产品的发展经历了从传统的板上系统（System-on-board）到片上系统（System-on-a-chip）的过程。在这历史过程中，世界IC产业为适应技术的发展和市场的需求，其产业结构经历了三次变革。
第一次变革：以加工制造为主导的IC产业发展的初级阶段。
70年代，集成电路的主流产品是微处理器、存储器以及标准通用逻辑电路。这一时期IC制造商（IDM）在IC市场中充当主要角色，IC设计只作为附属部门而存在。这时的IC设计和半导体工艺密切相关。IC设计主要以人工为主，CAD系统仅作为数据处理和图形编程之用。IC产业仅处在以生产为导向的初级阶段。
第二次变革：Foundry公司与IC设计公司的崛起。
80年代，集成电路的主流产品为微处理器（MPU）、微控制器（MCU）及专用IC（ASIC）。这时，无生产线的IC设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式开始成为集成电路产业发展的新模式。
随着微处理器和PC机的广泛应用和普及（特别是在通信、工业控制、消费电子等领域），IC产业已开始进入以客户为导向的阶段。一方面标准化功能的 IC已难以满足整机客户对系统成本、可靠性等要求，同时整机客户则要求不断增加IC的集成度，提高保密性，减小芯片面积使系统的体积缩小，降低成本，提高产品的性能价格比，从而增强产品的竞争力，得到更多的市场份额和更丰厚的利润；另一方面，由于IC微细加工技术的进步，软件的硬件化已成为可能，为了改善系统的速度和简化程序，故各种硬件结构的ASIC如门阵列、可编程逻辑器件（包括FPGA）、标准单元、全定制电路等应运而生，其比例在整个IC销售额中 1982年已占12%；其三是随着EDA工具（电子设计自动化工具）的发展，PCB设计方法引入IC设计之中，如库的概念、工艺模拟参数及其仿真概念等，设计开始进入抽象化阶段，使设计过程可以独立于生产工艺而存在。有远见的整机厂商和创业者包括风险投资基金（VC）看到ASIC的市场和发展前景，纷纷开始成立专业设计公司和IC设计部门，一种无生产线的集成电路设计公司（Fabless）或设计部门纷纷建立起来并得到迅速的发展。同时也带动了标准工艺加工线（Foundry）的崛起。全球第一个Foundry工厂是1987年成立的台湾积体电路公司，它的创始人张忠谋也被誉为”晶芯片加工之父”。
第三次变革：”四业分离”的IC产业
90年代，随着INTERNET的兴起，IC产业跨入以竞争为导向的高级阶段，国际竞争由原来的资源竞争、价格竞争转向人才知识竞争、密集资本竞争。以DRAM为中心来扩大设备投资的竞争方式已成为过去。如1990年，美国以Intel为代表，为抗争日本跃居世界半导体榜首之威胁，主动放弃 DRAM市场，大搞CPU，对半导体工业作了重大结构调整，又重新夺回了世界半导体霸主地位。这使人们认识到，越来越庞大的集成电路产业体系并不有利于整个IC产业发展，”分”才能精，”整合”才成优势。于是，IC产业结构向高度专业化转化成为一种趋势，开始形成了设计业、制造业、封装业、测试业独立成行的局面（如下图所示），近年来，全球IC产业的发展越来越显示出这种结构的优势。如台湾IC业正是由于以中小企业为主，比较好地形成了高度分工的产业结构，故自1996年，受亚洲经济危机的波及，全球半导体产业出现生产过剩、效益下滑，而IC设计业却获得持续的增长。特别是96、97、98年持续三年的DRAM的跌价、MPU的下滑，世界半导体工业的增长速度已远达不到从前17%的增长值，若再依靠高投入提升技术，追求大尺寸硅片、追求微细加工，从大生产中来降低成本，推动其增长，将难以为继。而IC设计企业更接近市场和了解市场，通过创新开发出高附加值的产品，直接推动着电子系统的更新换代；同时，在创新中获取利润，在快速、协调发展的基础上积累资本，带动半导体设备的更新和新的投入；IC设计业作为集成电路产业的”龙头”，为整个集成电路产业的增长注入了新的动力和活力。
国内外市场环境
2000年以来，国务院《鼓励软件产业和集成电路产业发展的若干政策》、《集成电路产业“十一五”专项规划》、《电子信息产业调整和振兴规划》等鼓励政策的相继出台和落实，为我国IC设计行业创造了良好的政策环境，极大地调动了各方面的积极性，促进了IC设计行业规模快速增长、产业结构不断完善。国内一些优秀的IC设计企业崭露头角，开始与国际知名IC设计企业同台竞技，特别是来自工业控制、汽车电子、3G通信、移动互联网、消费电子、物联网等市场的强劲需求推动了IC设计行业的快速增长。2011年2月，国务院发布《进一步鼓励软件产业和集成电路产业发展的若干政策》，从多个方面针对IC行业出台了优惠政策，这将为IC设计行业的未来发展创造良好的市场环境，并将促进IC设计行业的快速发展。
从2010年开始，无论是国内市场还是国际市场，都超过了两位数的增长。中长期看，未来国内外市场的因一部回暖，电子信息产业将步入一个新的增长格局。“十五”后期到“十一五”初期，是我们国家电子信息产业发展非常好的时期，可望从开始，又将出现第二轮新的发展趋势。
从行业发展趋势看，设计业仍将是国内IC产业中最具发展活力的领域。在创业板推出鼓舞下，德可威（音）、海尔集成电路、深圳兴邦（音）、华亚（音）等多家企业正在酝酿登陆IPO市场，这将为国内的产业发展注入大量资金，并将吸引更多的风险投资投入到IC设计领域，将极大的推进IC设计行业的发展。芯片制造和封装设计领域，在出口拉动下，将呈现显著增长趋势，特别是芯片制造业。芯片制造业规模在未来两年，将有快速的增长。华为等多家IC设计企业已经开发下一代IC产品，并投入到手机、便携电子产品等终端产品应用中。长电（音）科技等封装测试企业在不断扩大生产规模的同时，在CSP等先进封装工艺方面取得突破。国家01、02专项正在深度实施，将大力促进产业发展。
IC的分类
IC按功能可分为：数字IC、模拟IC、微波IC及其他IC，其中，数字IC是近年来应用最广、发展最快的IC品种。数字IC就是传递、加工、处理数字信号的IC，可分为通用数字IC和专用数字IC。
通用IC：是指那些用户多、使用领域广泛、标准型的电路，如存储器（DRAM）、微处理器（MPU）及微控制器（MCU）等，反映了数字IC的现状和水平。
专用IC（ASIC）：是指为特定的用户、某种专门或特别的用途而设计的电路。
集成电路产品有以下几种设计、生产、销售模式。
1．IC制造商（IDM）自行设计，由自己的生产线加工、封装，测试后的成品芯片自行销售。
2．IC设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式。设计公司将所设计芯片最终的物理版图交给Foundry加工制造，同样，封装测试也委托专业厂家完成，最后的成品芯片作为IC设计公司的产品而自行销售。打个比方，Fabless相当于作者和出版商，而 Foundry相当于印刷厂，起到产业”龙头”作用的应该是前者。
芯片制作流程
芯片制造的过程就是点沙成金的过程，先有晶圆作为地基，再有芯片设计，最后就是生产必要的 IC 芯片投入市场。芯片制造，拥有最好的晶圆和生产条件，如果没有核心的有目标的设计，沙子也就没法聚集成也就成不了一块金子。那么，在设计阶段，那些创造者拥有如此重任？
在 IC 生产过程中，IC 多由专业 IC 设计公司进行规划、设计。芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计），两者之间没有一个严格的界定。IC设计是将系统、逻辑与性能的设计要求转化为具体的物理版图的过程， 也是一个把产品从抽象的过程一步步具体化、直至最终物理实现的过程。为了完成这一过程， 人们研究出了层次化和结构化的设计方法：层次化的设计方法能使复杂的系统简化，并能在不同的设计层次及时发现错误并加以纠正；结构化的设计方法是把复杂抽象的系统划分成一些可操作的模块，允许多个设计者同时设计，而且某些子模块的资源可以共享。
前端设计
1.规格制定
芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。
2. 详细设计
Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。
3. HDL编码
使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。
4. 仿真验证
仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。 设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。
仿真验证工具Synopsys的VCS，还有Cadence的NC-Verilog。
5. 逻辑综合――Design Compiler
仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。
逻辑综合工具Synopsys的Design Compiler。
6. STA
Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。
STA工具有Synopsys的Prime Time。
7. 形式验证
这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。
形式验证工具有Synopsys的Formality。
前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。
后端设计
1.DFT
Design For Test，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。
DFT工具Synopsys的DFT Compiler
2. 布局规划(FloorPlan)
布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如IP模块，RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。
工具为Synopsys的Astro
3. CTS
Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。
CTS工具，Synopsys的Physical Compiler
4. 布线(Place & Route)
这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。
工具Synopsys的Astro
5. 寄生参数提取
由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。
工具Synopsys的Star-RCXT
6. 版图物理验证
对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求， ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；等等。
工具为Synopsys的Hercules
实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。
物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。
专业知识
IC设计涉及硬件软件两方面专业知识。硬件包括数字逻辑电路的原理和应用、模拟电路、高频电路等。软件包括基础的数字逻辑描述语言，如VHDL等，微机汇编语言及C语言。作为初学者，需要了解IC设计的基本流程：基本清楚系统、前端、后端设计和验证的过程，IC设计同半导体物理、通信或多媒体系统设计之间的关系，了解数字电路、混合信号的基本设计过程。对于以下书籍暂时不做任何评论，因为本作者目前在学习阶段，并未深入研读。
1.《Verilog HDL高级数字设计》
2.《专用集成电路设计实用教程》 浙江大学出版社
3.《数字集成电路–系统与设计》&《数字集成电路分析与设计深亚微米工艺》
4.《数字设计与计算机体系结构》
5.《计算机体系结构——量化研究方法》
6.《计算机组织与体系结构性能设计》
7.《Reuse Methodology Manual for System-on-a-Chip Designs Third Edition》 by Michael Keating Synopsys, Inc., Mountain View, CA, USA & Pierre Bricaud Synopsys, Inc, CA, USA
8.《Analysis and Design of Analog Integrated Circuits》 & 《DigitalIntegrated Circuits –A Design Perspective》 Jan.M.Rabaey
9.《Writing Testbenches, Functional Verification of HDL Models》 by Janick Bergeron
10.《Priciples of Verifiable RTL Design, 2nd Ed》 by Lionel Bening & Harry Foster
11.《HDL Chip Design——A Practical Guide for Designing, Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog（HDL Chip Design)》 by Douglas J. Smith
12.《Advanced ASIC Chip Synthesis Using Synopsys Design Compiler and PrimeTime 》 by Himanshu Bhatnagar CONEXANT, Newport Beach, CA, USA
13.《Verilog编程艺术》
14.《硬件架构的艺术：数字电路的设计方法与技术》阿罗拉 (Mohit Arora)
